Halbleiterchip umfassend:einen Halbleiterkörper (10) mit einer inneren Region (1, 1', 1") und einer ringförmigen äußeren Region (2, 2', 2"), die die innere Region (1, 1', 1") umschließt;eine elektronische Struktur, die monolithisch in die innere Region (1, 1', 1") integriert ist und die ein steuerbares erstes Halbleiterbauelement (T1, T1', T1") mit einer ersten Laststrecke und einem ersten Steuereingang zur Steuerung der ersten Laststrecke aufweist;ein ringförmiges zweites Halbleiterbauelement (T2, T2', T2"), das monolithisch in die äußere Region (2, 2', 2") integriert ist und das eine zweite Laststrecke aufweist, wobei das ringförmige zweite Halbleiterbauelement (T2, T2', T2") die innere Region (1, 1', 1") umschließt;wobeidie erste Laststrecke und die zweite Laststrecke elektrisch nicht zueinander parallel geschaltet sind;das erste Halbleiterbauelement (T1, T1', T1") als DMOS-Transistor ausgebildet ist; unddas zweite Halbleiterbauelement (T2, T2', T2") als Transistor ausgebildet ist, der eine Zellstruktur mit einer Vielzahl zweiter Transistorzellen (25, 25', 25"), die elektrisch zueinander parallel geschaltet sind, aufweist.
One aspect of the invention relates to a semiconductor chip with a semiconductor body. The semiconductor body has an inner region and a ring-shaped outer region. An electronic structure is monolithically integrated in the inner region and has a controllable first semiconductor component with a first load path and a first control input for controlling the first load path. Further, a ring-shaped second electronic component is monolithically integrated in the outer region and surrounds the inner region. Moreover, the second electronic component has a second load path that is electrically not connected in parallel to the first load path.
Halbleiterchip, Halbleiteranordnung und Verfahren zum Betrieb eines Halbleiterchips
2019-03-07
Patent
Electronic Resource
German
European Patent Office | 2018
|VERFAHREN ZUM BETREIBEN EINES STRAHLUNGSEMITTIERENDEN HALBLEITERCHIPS UND BELEUCHTUNGSVORRICHTUNG
European Patent Office | 2025
|Halbleiteranordnung mit verbesserter Avalanchefestigkeit
European Patent Office | 2022
|HALBLEITERCHIP UND SICHERHEITSSCHALTUNGSANORDNUNG MIT EINEM SOLCHEN HALBLEITERCHIP
European Patent Office | 2022
|