Zugriff

    Zugriff über TIB

    Verfügbarkeit in meiner Bibliothek prüfen

    Bestellung bei Subito €


    Exportieren, teilen und zitieren



    Titel :

    An Efficient Design Methodology of High-speed LDPC decoder



    Kongress:

    30th, AIAA international communications satellite systems conference ; 2012 ; Ottawa, Canada



    Erscheinungsdatum :

    01.01.2012


    Format / Umfang :

    8 pages


    Anmerkungen:

    Includes bibliographical references and index



    Medientyp :

    Aufsatz (Konferenz)


    Format :

    Print


    Sprache :

    Englisch




    Memory optimized parallel LDPC decoder architecture design on GPU

    Shuai, G. / Rongke, L. / Yi, H. | British Library Online Contents | 2013


    High-Throughput FPGA-Based QC-LDPC Decoder Architecture

    Mhaske, Swapnil / Kee, Hojin / Ly, Tai et al. | IEEE | 2015


    Ultra high speed 802.11n LDPC decoder with seven-stage pipeline in 28 nm CMOS

    Lopacinski, L. / Hasani, A. / Panic, G. et al. | IEEE | 2022