Zugriff

    Zugriff über TIB

    Verfügbarkeit in meiner Bibliothek prüfen

    Bestellung bei Subito €


    Exportieren, teilen und zitieren



    Titel :

    Memory optimized parallel LDPC decoder architecture design on GPU


    Beteiligte:
    Shuai, G. (Autor:in) / Rongke, L. (Autor:in) / Yi, H. (Autor:in)


    Erscheinungsdatum :

    01.01.2013


    Format / Umfang :

    6 pages



    Medientyp :

    Aufsatz (Zeitschrift)


    Format :

    Print


    Sprache :

    Unbekannt


    Klassifikation :

    DDC:    629.4



    High-Throughput FPGA-Based QC-LDPC Decoder Architecture

    Mhaske, Swapnil / Kee, Hojin / Ly, Tai et al. | IEEE | 2015




    An Efficient Design Methodology of High-speed LDPC decoder

    Lim, B.-S. / Kim, M.-H. / Park, T.-D. et al. | British Library Conference Proceedings | 2012