Zugriff

    Zugriff über TIB

    Verfügbarkeit in meiner Bibliothek prüfen

    Bestellung bei Subito €


    Exportieren, teilen und zitieren



    Titel :

    A Novel Low Power Low Voltage Full Adder Cell


    Beteiligte:

    Kongress:

    3rd:; International symposium, Image and signal processing and analysis; ISPA 2003 ; 2003 ; Rome



    Erscheinungsdatum :

    01.01.2003


    Format / Umfang :

    5 pages


    Anmerkungen:

    IEEE cat no: 03EX651




    Medientyp :

    Aufsatz (Konferenz)


    Format :

    Print


    Sprache :

    Englisch




    A novel low power low voltage full adder cell

    Chip-Hong Chang, / Mingyan Zhang, / Jiangmin Gu, | IEEE | 2003


    A novel low power multilpier and full adder using hybrid CMOS logic

    Vani, A. Swetha / Lokesh, M. Ratna / Devi, B. Sowmya et al. | IEEE | 2017


    Design and Analysis of Low Power Full Adder using Reversible Logic

    Chiwande, Sujata S. / Dakhole, P.K. | IEEE | 2022


    Adder power for research

    Engineering Index Backfile | 1952


    Two-Bit Restricted Signed-Digit Quaternary Full Adder

    Awwal, A. A. S. / Ahmed, J. U. / IEEE; Dayton Section et al. | British Library Conference Proceedings | 1994