Der Aufbau und die Arbeitsweise eines fehlertoleranten Bordrechnersystems fuer die Verarbeitung von Radar-Daten werden beschrieben. Es wird dazu zunaechst die Realisierung in Form eines Mehrprozessorsystems begruendet. Dann wird auf die Techniken der Redundanz und zur Erzielung einer hohen Datenverarbeitungsgeschwindigkeit sowie auf die Speicherauslegung und peripheren Schnittstellen eingegangen. Die verwendeten Prinzipien der Fehlertoleranz durch einen softwaremaessig realisierten Fehlererkennungstest und eine Rekonfiguration werden erlaeutert.
A high speed fault tolerant multiprocessor for radar data processing
Ein fehlertolerantes Hochgeschwindigkeits-Mehrprozessorsystem fuer die Verarbeitung von Radar-Daten
1977
4 Seiten, 2 Bilder
Conference paper
English
The fault-tolerant multiprocessor computer
Tema Archive | 1986
|A fault tolerant reconfigurable multiprocessor System
Tema Archive | 1977
|