28 page report describes experiments in fabrication of integrated circuits with double-layer metalization. Double-layer metalization requires much less silicon "real estate" and allows more flexibility in placement of circuit elements than does single-layer metalization.


    Zugriff

    Zugriff über TIB

    Verfügbarkeit in meiner Bibliothek prüfen


    Exportieren, teilen und zitieren



    Titel :

    Tests on Double Layer Metalization


    Beteiligte:
    Woo, D. S. (Autor:in)

    Erschienen in:

    Erscheinungsdatum :

    1983-03-01



    Medientyp :

    Sonstige


    Format :

    Keine Angabe


    Sprache :

    Englisch


    Schlagwörter :


    Progress in MOSFET double-layer metalization

    Gassaway, J. D. / Trotter, J. D. / Wade, T. E. | NTRS | 1980


    Double metalization for VLSI

    Trotter, J. D. / Wade, T. E. | NTRS | 1980



    Multilayer metalization of MOS IC's

    Bouldin, D. L. / Feltner, W. R. / Hollis, B. R., Jr. et al. | NTRS | 1980