Zugriff

    Zugriff über TIB

    Verfügbarkeit in meiner Bibliothek prüfen

    Bestellung bei Subito €


    Exportieren, teilen und zitieren



    Titel :

    Clock-gating Approach to Low Power Domino Circuit Synthesis


    Beteiligte:
    Kadiyala, S.P. (Autor:in) / Samanta, D. (Autor:in)


    Erscheinungsdatum :

    01.01.2014


    Format / Umfang :

    8 pages



    Medientyp :

    Aufsatz (Zeitschrift)


    Format :

    Print


    Sprache :

    Englisch


    Klassifikation :

    DDC:    004.16



    Clock-Gating Approach to Low Power Domino Circuit Synthesis

    Kadiyala, Sai P. / Samanta, Debasis | British Library Online Contents | 2014


    CLOCK MONITORING SUBSYSTEM FOR SYSTEM-ON-CHIP SUPPORTING DYNAMIC CLOCK SCALING AND CLOCK GATING

    BHAT VANAMALI / PHADKE AMOD / DENA SINA et al. | Europäisches Patentamt | 2025

    Freier Zugriff


    TSPC STC-DET Flip-Flop With Autogated Clock Gating For Low-Power

    Nadaf, Nazir / Agrawal, Sonali | IEEE | 2024


    Gallium Arsenide Domino Circuit

    Yang, Long / Long, Stephen I. | NTRS | 1990