Zugriff

    Zugriff über TIB

    Verfügbarkeit in meiner Bibliothek prüfen

    Bestellung bei Subito €


    Exportieren, teilen und zitieren



    Titel :

    Implementation of an Ultra-High-Speed Path Planning VLSI Processor Using a ROM-Type Content-Addressable Memory


    Beteiligte:
    Hariyama, M. (Autor:in) / Yamaguchi, F. (Autor:in) / Kameyama, M. (Autor:in)


    Erscheinungsdatum :

    01.01.2001


    Format / Umfang :

    7 pages



    Medientyp :

    Aufsatz (Zeitschrift)


    Format :

    Print


    Sprache :

    Unbekannt


    Klassifikation :

    DDC:    629.8




    Content Addressable Memory System Concepts

    Campi, A. V. / Dunn, R. M. / Gray, B. H. | IEEE | 1965


    Compressed Quadtree with Content-Addressable Memory

    Yang, D. / IEEE; Signal Processing Society | British Library Conference Proceedings | 1994


    Rule-Based High-Safe Intelligent Vehicle Using a New Content-Addressable Memory

    Hanyu, T. / Abe, S. / Kameyama, M. et al. | British Library Conference Proceedings | 1994


    High speed VLSI systems for NASA's telemetry return link processor

    Hand, Sarah L. / Salichs, Luis G. / Steedman, John K. | NTRS | 1989