Eingebettete Systeme bestehen aus Hardware und Software und werden in sicherheitskritischen Bereichen wie z.B. in der Luft- und Raumfahrt eingesetzt. Durch die zunehmende Integrationsdichte moderner, digitaler Schaltkreise steigt die Anfälligkeit dieser Systeme für transiente Fehler. Techniken um eingebettete Systeme gegen transiente Fehler abzusichern, d.h. die Fehlertoleranz dieser Systeme zu steigern, werden oft entweder nur in Hardware oder nur in Software implementiert. In dieser Arbeit befassen wir uns mit der Synthese von Techniken zur Steigerung der Fehlertoleranz eines eingebetteten Systems unter Berücksichtigung von Hardware und Software. Wir nutzen einen neuartigen Ansatz basierend auf Modellprüfung um die Fehlertoleranz von Softwareprogrammen unter Betrachtung des Maschinencodes zu bewerten. In diesen Ansatz wird ein existierendes Bewertungsverfahren für Hardwarekomponenten eingebettet. Weiter präsentieren wir einen iterativen Algorithmus, der ein eingebettetes System mit unserem Verfahren bewertet und Techniken zur Fehlertoleranz in Hardware und Software synthetisiert. Wir evaluieren den Algorithmus in einer Fallstudie für ein eingebettetes System zur Kollisionsvermeidung von Flugzeugen.

    Embedded systems consist of hardware and software and are ubiquitous in safety critical fields, e.g., aerospace. The increasing integration density of modern, digital circuits causes an increasing vulnerability of embedded systems to transient faults. Techniques to protect embedded systems against transient faults, i.e., to increase the fault tolerance of the systems, are often either implemented only in hardware or only in software. In this paper, we focus on the synthesis of techniques to improve the fault tolerance of embedded systems considering hardware and software. We use a new approach based on model checking to assess the fault tolerance of software programs utilizing their machine code. In this approach, we embed an existing method for assessing fault tolerance for hardware. Moreover, we present an iterative algorithm for assessing the fault tolerance of an embedded system leveraging our approach and for synthesizing technique to improve the fault tolerant in hardware and software. We evaluate the algorithm in a case study using an embedded system which instructs aircraft to avoid collisions.


    Access

    Access via TIB

    Check availability in my library

    Order at Subito €


    Export, share and cite



    Title :

    Hardware-Software-Co-Synthese zur Verbesserung der Fehlertoleranz


    Contributors:


    Publication date :

    2012


    Size :

    7 Seiten, 3 Bilder, 1 Tabelle, 18 Quellen




    Type of media :

    Conference paper


    Type of material :

    Print


    Language :

    German





    Fehlertoleranz serieller Bussysteme

    Mores,R. | Automotive engineering | 1996


    Fehlertoleranz auf kleinen Platten

    Mierzowski, Kristin | IuD Bahn | 1994


    Fehlertoleranz serieller Bussysteme

    Mores, R. | Tema Archive | 1996