VHDL-AMS ist eine Beschreibungssprache, mit der verschiedenste technische Systeme in unterschiedlichen Modellierungstiefen beschrieben werden können. Insbesondere bei der Simulation von Netzwerkmodellen entstehen im Allgemeinen Gleichungssysteme, die einen iterativen Lösungsalgorithmus erfordern. Damit ist die Möglichkeit, derartige Modelle in Echtzeitsystemen zu verwenden, entscheidend eingeschränkt. Andererseits wird im Sinne eines durchgehenden Entwicklungsprozesses immer mehr angestrebt, die zur Steuerung und Regelung eines mechatronischen Systems zu entwickelnde Software bereits während des Systementwurfs zu testen. Weit verbreitete Ansätze sind die so genannten Software-in-the-loop (SIL) und Hardware-in-the-loop-Verfahren (HIL). Beide Lösungen unterliegen Restriktionen in Bezug auf den Abstraktionsgrad der Modelle und den damit verbundenen Möglichkeiten zur Einbeziehung spezieller Effekte in die Untersuchungen. Darüber hinaus erfordert Hardware-in-the-Loopdie Anschaffung zusätzlicher Hardware, die hohen Forderungen in Bezug auf ihre Rechenleistung genügen muss. Die gekoppelte Simulation einer Mikrocontroller-Programmierumgebung und eines Systemsimulators ermöglicht den Verzicht auf kostenintensive Hardware-in-the-Loop-Systerne. Im Vergleich mit Software-in-the-Loop-Ansätzen sind weitergehende Möglichkeiten zur Validierung des erstellten Mikrokontroller-Quellkodes möglich. Mit dem dargestellten Ansatz können die Vorteile einer Modellierungssprache wie VHDL-AMS zur Beschreibung der anzusteuernden Software ohne Einschränkungen durch die Forderung nach echtzeitfähigen Komponentenmodellen genutzt werden. Die Vorgehensweise wird am Beispiel einer Antriebssimulation demonstriert.


    Access

    Access via TIB

    Check availability in my library

    Order at Subito €


    Export, share and cite



    Title :

    VHDL-AMS und HIL/SIL


    Additional title:

    VHDL-AMS and HIL/SIL


    Contributors:


    Publication date :

    2005


    Size :

    11 Seiten, 10 Bilder, 2 Quellen



    Type of media :

    Conference paper


    Type of material :

    Print


    Language :

    German




    VHDL-AMS Statistical Analysis Packages

    SAE Technical Papers | 2006


    Specification and Verification of VHDL Designs

    Jamsek, D. / United States; National Aeronautics and Space Administration | British Library Conference Proceedings | 1995


    Standard VHDL Analyzer and Intermediate Representation

    Scarpell, A. / IEEE | British Library Conference Proceedings | 1998


    Parallel Simulation of VHDL-AMS Models

    Hirsch, H. / Chawla, P. / Carter, H. et al. | British Library Conference Proceedings | 1998


    VHDL-AMS Design for Flight Control Systems

    Ewing, R. / Hines, J. / Peterson, G. et al. | British Library Conference Proceedings | 1998