Neben den konventionellen Bauformen mikroelektronischer Komponenten werden zunehmend Chip-Size-Packages (CSPs) und Flip-Chips eingesetzt. Diese bieten minimale Baugrößen, sind jedoch noch mit höheren Kosten verbunden bzw. stellen besondere Ansprüche an die Montagetechnik. Aktuell wird die Flip-Chip-Technologie zur Fertigung von CPUs (Central Processing Unit=Prozessoren) von AMD, Intel und Motorola genutzt. Kleinere Stückzahlen werden bei der Realisierung von Anwendungen z.B. aus der Automobiltechnik (Sensorik, Motorsteuerungen) und dem Maschinenbau (Sensorik) erreicht. Der Beitrag stellt neue Konzepte vor, die zur Kostensenkung bei der Bauteilfertigung und zur Vereinfachung des Aufbaus bei gleichzeitiger Erhöhung der Zuverlässigkeit führen. Dabei handelt es sich um das so genannte "Wafer-Level-Packaging". Es werden die einzelnen Schritte beim Wafer-Level-Packaging, die Umverdrahtung der Kontakte auf den Chips bzw. die Verkapselung von Wafer-Level-Packages, beschrieben. Abschließend wird das System-in-Package (SIP) kurz vorgestellt und die "Chip in Polymer"-Technik zur Einbettung von Chips und passiven Bauteilen erläutert.
Vom Wafer zum System-in-Package
Neue Konzepte zur Miniaturisierung
Elektronik ; 52 , 9 ; 41-45
2003-01-01
5 pages
Article (Journal)
German
© Metadata Copyright Deutsche Bahn AG. All rights reserved.
Wafer Level Package fuer hoehere Leistungsfaehigkeit
Automotive engineering | 2004
|Wafer level package for a mems sensor device and corresponding manufacturing process
European Patent Office | 2021
|Wafer lifting device, wafer drying equipment and wafer lifting method
European Patent Office | 2024
|PACKAGE DELIVERY SYSTEM, PACKAGE DELIVERY CONTROL APPARATUS, AND PACKAGE DELIVERY METHOD
European Patent Office | 2024
|