Signal integrity in high-speed applications is dependent on both the underlying device performance and electronic packaging methods. The maturity of chip-on-board (COB) packaging technology using wire bonding makes it a cost beneficial option for the mass production of high-speed optical transceivers. However, wire bonding introduces parasitic inductance associated with the length of the bond wires that limits the scalability of the system for higher data throughput. A high-speed optical transceiver package according to a first proposed configuration minimizes packaging related parasitic inductance by vertically integrating components using flip-chip bonding. A high-speed optical transceiver package according to a second proposed configuration minimizes packaging related parasitic inductance with horizontal tiling of components using a chip carrier and flip-chip bonding.

    L'intégrité de signal dans des applications à grande vitesse dépend à la fois de la performance sous-jacente du dispositif et des procédés de mise en boîtier électronique. La maturité de la technologie de mise en boîtier puce-sur-carte (chip-on-board / COB) à l'aide d'une liaison filaire est une option qui permet de réduire les coûts pour la production en masse d'émetteurs-récepteurs optiques à grande vitesse. Cependant, la liaison filaire est à l'origine d'une inductance parasite associée à la longueur des fils de liaison qui limite l'extensibilité du système à un débit de données supérieur. Un boîtier d'émetteur-récepteur optique à grande vitesse selon une première configuration proposée permet de réduire à un minimum l'inductance parasite liée à la mise en boîtier par intégration verticale de composants à l'aide d'une liaison à puce retournée. Un boîtier d'émetteur-récepteur optique à grande vitesse selon une seconde configuration proposée permet de réduire à un minimum l'inductance parasite liée au à la mise en boîtier avec un pavage horizontal de composants à l'aide d'un support de puce et d'une liaison à puce retournée.


    Access

    Download


    Export, share and cite



    Title :

    INTEGRATION OF SILICON PHOTONICS IC FOR HIGH DATA RATE


    Additional title:

    INTÉGRATION D'UN CIRCUIT INTÉGRÉ PHOTONIQUE SUR SILICIUM POUR DÉBIT DE DONNÉES ÉLEVÉ


    Contributors:
    LIU HONG (author) / URATA RYOHEI (author) / KWON WOON SEONG (author) / KANG TECKGYU (author)

    Publication date :

    2018-10-18


    Type of media :

    Patent


    Type of material :

    Electronic Resource


    Language :

    English


    Classification :

    IPC:    G02B Optische Elemente, Systeme oder Geräte , OPTICAL ELEMENTS, SYSTEMS, OR APPARATUS / B60C VEHICLE TYRES , Fahrzeugreifen



    Integration of silicon photonics IC for high data rate

    HONG LIU / RYOHEI URATA / WOON SEONG KWON et al. | European Patent Office | 2021

    Free access

    Integration of silicon photonics ic for high data rate

    European Patent Office | 2018

    Free access

    INTEGRATION OF SILICON PHOTONICS IC FOR HIGH DATA RATE

    LIU HONG / URATA RYOHEI / KWON WOON SEONG et al. | European Patent Office | 2021

    Free access

    Integration of silicon photonics IC for high data rate

    LIU HONG / URATA RYOHEI / KWON WOON SEONG et al. | European Patent Office | 2018

    Free access

    Hybrid integration for silicon photonics applications

    Grenouillet, L. / Dupont, T. / Philippe, P. et al. | British Library Online Contents | 2012