Multipliers based on new algorithm for Galois-field (GF) arithmetic regular and expandable. Pipeline structures used for computing both multiplications and inverses. Designs suitable for implementation in very-large-scale integrated (VLSI) circuits. This general type of inverter and multiplier architecture especially useful in performing finite-field arithmetic of Reed-Solomon error-correcting codes and of some cryptographic algorithms.


    Zugriff

    Zugriff über TIB

    Verfügbarkeit in meiner Bibliothek prüfen


    Exportieren, teilen und zitieren



    Titel :

    Multiplier Architecture for Coding Circuits


    Beteiligte:
    Wang, C. C. (Autor:in) / Truong, T. K. (Autor:in) / Shao, H. M. (Autor:in) / Deutsch, L. J. (Autor:in)

    Erschienen in:

    Erscheinungsdatum :

    01.03.1986



    Medientyp :

    Sonstige


    Format :

    Keine Angabe


    Sprache :

    Englisch


    Schlagwörter :


    Compact, Flexible Telemetry-Coding Circuits

    Katz, Richard B. / Tooley, Matthew / Settles, Beverly | NTRS | 1993


    TILTING MULTIPLIER

    ANDREAE BRAD MARTIN / ANDREAE CHAD MARTIN | Europäisches Patentamt | 2016

    Freier Zugriff

    Tilting multiplier

    ANDREAE BRAD MARTIN / ANDREAE CHAD MARTIN | Europäisches Patentamt | 2016

    Freier Zugriff

    Tilting multiplier

    ANDREAE BRAD MARTIN / ANDREAE CHAD MARTIN | Europäisches Patentamt | 2017

    Freier Zugriff