Report describes technique using fault simulator implemented entirely in hardware to generate and optimize test vectors for microprocessor. Hardware fault simulator approach reduces test time, while maintaining high reliability in detecting faults.


    Zugriff

    Zugriff über TIB

    Verfügbarkeit in meiner Bibliothek prüfen


    Exportieren, teilen und zitieren



    Titel :

    Hardware Fault Simulator Generates Test Vectors For Complex IC's


    Beteiligte:
    Timoc, C. C. (Autor:in) / Hess, L. M. (Autor:in) / Stott, F. R. (Autor:in)

    Erschienen in:

    Erscheinungsdatum :

    01.11.1984



    Medientyp :

    Sonstige


    Format :

    Keine Angabe


    Sprache :

    Englisch


    Schlagwörter :


    Test Pattern for IC's

    Griswold, T. W. / Bates, E. T., Jr. | NTRS | 1983


    Turbulence simulator generates two layers

    British Library Online Contents | 2001


    Hardware Fault Simulator for Microprocessors

    Hess, L. M. / Timoc, C. C. | NTRS | 1983


    Hardware&software complex 'The driver's simulator'

    Blokhin, Y.P. / Pshinko, O.M. / Myamlin, S.V. | Tema Archiv | 2003


    IC's intermodal cryo-storage

    British Library Online Contents | 1992