Zugriff

    Zugriff über TIB

    Verfügbarkeit in meiner Bibliothek prüfen

    Bestellung bei Subito €


    Exportieren, teilen und zitieren



    Titel :

    Efficient Systolic Architecture for VLSI Realization of 2-D Hartley-like Transform


    Beteiligte:
    Maharna, G.S. (Autor:in) / Meher, P.K. (Autor:in) / Mohanty, B.K. (Autor:in)


    Erscheinungsdatum :

    01.01.2013


    Format / Umfang :

    7 pages



    Medientyp :

    Aufsatz (Zeitschrift)


    Format :

    Print


    Sprache :

    Englisch


    Klassifikation :

    DDC:    004.16



    Efficient Systolic Architecture for VLSI Realization of 2-D Hartley-Like Transform

    Maharana, Gouri S. / Meher, Pramod K. / Mohanty, Basant K. | British Library Online Contents | 2013



    Systolic VLSI Reed-Solomon Decoder

    Shao, H. M. / Truong, T. K. / Deutsch, L. J. et al. | NTRS | 1986