Zugriff

    Zugriff über TIB

    Verfügbarkeit in meiner Bibliothek prüfen

    Bestellung bei Subito €


    Exportieren, teilen und zitieren



    Titel :

    FPGA-based hardware-efficient architecture for variable block-size motion estimation


    Beteiligte:
    Rui, W. (Autor:in) / Hongxu, J. (Autor:in) / Bo, L. (Autor:in)


    Erscheinungsdatum :

    01.01.2009


    Format / Umfang :

    5 pages



    Medientyp :

    Aufsatz (Zeitschrift)


    Format :

    Print


    Sprache :

    Unbekannt


    Klassifikation :

    DDC:    629.4



    Comprehensive scheme for subpixel variable block-size motion estimation

    Zhang, Y. / Siu, W.-C. / Shen, T. | British Library Online Contents | 2011


    Classified variable block size motion estimation algorithm for image sequence coding

    Shih-Yu Huang / Jin-Rong Chen / Jia-Shung Wang et al. | IEEE | 1994


    Classified Variable Block Size Motion Estimation Algorithm for Image Sequence Coding

    Huang, S.-Y. / Chen, J.-R. / Wang, J.-S. et al. | British Library Conference Proceedings | 1994


    Adaptive Motion Estimator Based on Variable Block Size Scheme

    S. Dhahri / A. Zitouni / H. Chaouch et al. | BASE | 2009

    Freier Zugriff

    Efficient block-matching motion estimation algorithm

    Guo, S.-M. / Hsu, C.-Y. | British Library Online Contents | 2013