GPU)的并行化运算特点,提出了一种低密度奇偶校验(LDPC)码软件高速译码架构。通过优化Turbo消息传递译码(TDMP)算法节点更新运算线程块内和块间并行度、减少非规则行重造成的线程分支、降低线程对节点更新信息存储资源的访问延时以及合理量化译码器存储信息来提升译码内核函数的执行效率。并在此基础上引入异步统一计算设备构架(CUDA)流处理机制,设计优化的译码器输入输出数据传输和内核函数之间的执行调度方式以及CUDA流上的译码线程资源配置方式,最大化译码吞吐率的同时降低译码延时。在Nvidia最新的Tesla K20和GTX980平台上对国际空间数据系统咨询委员会(CCSDS)遥测标准LDPC码进行的TDMP译码实验结果表明,本架构进行10次迭代译码的吞吐率最高可达约500 Mbps,平均译码延时约为2ms左右。与现有结果相比,本架构在保持软件架构配置灵活性的同时更加有效的兼顾了译码吞吐率和延时性能。


    Access

    Access via TIB

    Check availability in my library

    Order at Subito €


    Export, share and cite



    Title :

    适用于空间通信的LDPC码GPU高速译码架构



    Published in:

    Publication date :

    2017



    Type of media :

    Article (Journal)


    Type of material :

    Print


    Language :

    Chinese



    Classification :

    BKL:    55.50 Luftfahrzeugtechnik / 55.60 Raumfahrttechnik



    Full diversity random LDPC codes

    Duyck, D. / Boutros, J. J. / Moeneclaey, M. | IEEE | 2011


    Nonbinary LDPC Coded Spatial Modulation

    Feng, Dan / Xu, Hengzhou / Zhang, Qiang et al. | IEEE | 2017


    Low-Complexity Concatenated LDPC-Staircase Codes

    Barakatain, M. / Kschischang, F. R. | British Library Online Contents | 2018


    Low-Latency Decoding of EG LDPC Codes

    Zhang, J. / Yedidia, J. S. / Fossorier, M. | British Library Online Contents | 2007


    Lower Error Floors for NASA LDPC Codes

    Hamkins, Jon | NTRS | 2011