Logic circuit synchronizes branches of any convolution code-decoder at low signal to noise ratios. Parity checks determine correct node synchronization. Device maintains synchrony as low as -3 dB. Circuit consists of 15 stage shift register, three up down counters, and some logic gates.


    Zugriff

    Zugriff über TIB

    Verfügbarkeit in meiner Bibliothek prüfen


    Exportieren, teilen und zitieren



    Titel :

    Independent synchronizer for digital decoders


    Beteiligte:

    Erschienen in:

    Erscheinungsdatum :

    01.08.1980



    Medientyp :

    Sonstige


    Format :

    Keine Angabe


    Sprache :

    Englisch




    Digital synchronizer Patent

    Anderson, T. O. | NTRS | 1970


    Hydraulic synchronizer

    TAYLOR STEVEN H / KELLEY BRIAN E / KATERBERG KEVIN S et al. | Europäisches Patentamt | 2021

    Freier Zugriff

    HYDRAULIC SYNCHRONIZER

    TAYLOR STEVEN H / KELLEY BRIAN E / KATERBERG KEVIN S et al. | Europäisches Patentamt | 2021

    Freier Zugriff

    HYDRAULIC SYNCHRONIZER

    TAYLOR STEVEN H / KELLEY BRIAN E / KATERBERG KEVIN S et al. | Europäisches Patentamt | 2020

    Freier Zugriff

    HYDRAULIC SYNCHRONIZER

    TAYLOR STEVEN H / KELLEY BRIAN E / KATERBERG KEVIN S et al. | Europäisches Patentamt | 2019

    Freier Zugriff