Redundancy techniques in two and three level logic circuits - reliability improvement


    Zugriff

    Zugriff über TIB

    Verfügbarkeit in meiner Bibliothek prüfen


    Exportieren, teilen und zitieren



    Titel :

    Redundancy techniques to improve the reliability of two level and three level logic circuits


    Beteiligte:
    Vairavan, K. (Autor:in)

    Erscheinungsdatum :

    01.06.1965


    Medientyp :

    Report


    Format :

    Keine Angabe


    Sprache :

    Englisch





    SpaceWire physical level redundancy mechanism

    Rakow, G.P. / Dailey, C. / Haynes, L. et al. | IEEE | 2006


    Redundancy Resolution at Position Level

    Albu-Schäffer, Alin / Sachtler, Arne | BASE | 2023

    Freier Zugriff


    BATTERY CONTROLLER WITH MULTI-LEVEL REDUNDANCY

    HO MINGHUNG | Europäisches Patentamt | 2024

    Freier Zugriff