The paper describes the FPGA-based implementation of the modified speeded-up robust features (SURF) algorithm. FPGA was selected for parallel process implementation using VHDL to ensure features extraction in real-time. A sliding 84×84 size window was used to store integral pixels and accelerate Hessian determinant calculation, orientation assignment and descriptor estimation. The local extreme searching was used to find point of interest in 8 scales. The simplified descriptor and orientation vector were calculated in parallel in 6 scales. The algorithm was investigated by tracking marker and drawing a plane or cube. All parts of algorithm worked on 25 MHz clock. The video stream was generated using 60 fps and 640×480 pixel camera. Article in Lithuanian. Modifikuoto požymių vaizde išskyrimo SURF algoritmo objektui sekti realiuoju laiku įgyvendinimas lauku programuojamoje loginėje matricoje Santrauka.Pateikiamas modifikuoto požymių vaizde išskyrimo algoritmo SURF įgyvendinimas lauku programuojamų loginių matricų (LPLM) įrenginiuose. LPLM įrenginiai pasirinkti dėl galimybės tuo pat metu įgyvendinti veikiančius procesus taikant VHDL kalbą. Tai garantuoja, kad požymiai vaizde bus išskirti realiuoju laiku. Skaičiavimams paspartinti taikomas slankusis 84×84 taškų dydžio langas, kuriame saugomas sudėtingas vaizdas. Šio slankiojo lango duomenys taikomi Hessian determinantui, būdingųjų taškų orientacijai ir deskriptoriams apskaičiuoti. Požymiai ieškomi aštuoniose skalėse taikant lokalių ekstremumų paiešką. Požymių orientacijos vektorius ir supaprastintas deskriptorius skaičiuojami šešiose skalėse tuo pat metu. Algoritmo veikimas tiriamas sekant keturių taškų žymeklį ir pagal jį braižant plokštumą arba erdvinį kubą. Skaičiuojama 25 MHz taktiniu dažniu. Vaizdui gauti taikoma 60 kadrų per sekundę dažnio 640×480 taškų raiškos vaizdo kamera. Reikšminiai žodžiai: lauku programuojama loginė matrica, požymių išskyrimas, vaizdo filtravimas, objekto sekimas.


    Zugriff

    Download


    Exportieren, teilen und zitieren



    Titel :

    Modified SURF algorithm implementation on FPGA for real-time object tracking


    Beteiligte:

    Erscheinungsdatum :

    2013-05-24


    Anmerkungen:

    doi:10.3846/mla.2013.12
    Mokslas – Lietuvos ateitis / Science – Future of Lithuania; Vol 5 No 2 (2013): Electronics and electrical engineering / Elektronika ir elektrotechnika; 74-78 ; 2029-2252 ; 2029-2341



    Medientyp :

    Aufsatz (Zeitschrift)


    Format :

    Elektronische Ressource


    Sprache :

    Englisch



    Klassifikation :

    DDC:    629





    Real-Time FPGA Implementation of a Small-Size-Object-Searching Algorithm

    Gromilin, G. I. / Devyataikin, A. M. / Lysakov, K. F. et al. | British Library Online Contents | 2005


    FPGA-based module for SURF extraction

    Krajník, T. / Šváb, J. / Pedre, S. et al. | British Library Online Contents | 2014


    FPGA Implementation of Genetic Algorithm for UAV Real-Time Path Planning

    Allaire, F.C.J. / Tarbouchi, M. / Labonte, G. et al. | British Library Conference Proceedings | 2008


    FPGA Implementation of Genetic Algorithm for UAV Real-Time Path Planning

    Allaire, F.C.J. / Tarbouchi, M. / Labonte, G. et al. | British Library Conference Proceedings | 2008