Zugriff

    Zugriff über TIB

    Verfügbarkeit in meiner Bibliothek prüfen

    Bestellung bei Subito €


    Exportieren, teilen und zitieren



    Titel :

    Design of a Parallel VLSI Processor for Road Extraction Based on Logic-in-Memory Architecture


    Beteiligte:
    Kudoh, T. (Autor:in) / Hanyu, T. (Autor:in) / Kameyama, M. (Autor:in)


    Erscheinungsdatum :

    01.01.2000


    Format / Umfang :

    10 pages



    Medientyp :

    Aufsatz (Zeitschrift)


    Format :

    Print


    Sprache :

    Unbekannt


    Klassifikation :

    DDC:    629.8



    Digital Control Parallel VLSI Processor

    Kameyama, M. | British Library Online Contents | 1995


    Parallel VLSI Architecture

    Truong, T. K. / Reed, I. / Yeh, C. et al. | NTRS | 1985



    2-D parallel memory architecture for video processor

    Di, Z. / Gongxun, S. | British Library Online Contents | 2008


    Optimal Design of a VLSI Processor with Spatially and Temporally Parallel Structure

    Kameyama, M. / Sasaki, M. | British Library Online Contents | 1996