Zugriff

    Zugriff über TIB

    Verfügbarkeit in meiner Bibliothek prüfen


    Exportieren, teilen und zitieren



    Titel :

    Verification of System Architectures Using Modal Logics and Formal Model Checking Techniques


    Beteiligte:
    Zaidi, A. K. (Autor:in) / Levis, A. H. (Autor:in)

    Kongress:

    4th, Conference on systems engineering research ; 2006 ; Los Angeles, Calif



    Erscheinungsdatum :

    01.01.2006


    Format / Umfang :

    2.2.1


    Anmerkungen:

    Held on CD-ROM.; Shelved in Conference Index


    Medientyp :

    Aufsatz (Konferenz)


    Format :

    Print


    Sprache :

    Englisch




    Formal verification of layered sensing architectures

    Tyler, B / Langdon, A / Chawla, P | IEEE | 2010



    Formal Verification for Fault-Tolerant Architectures/PVS Design

    Rushby, J. / United States; National Aeronautics and Space Administration | British Library Conference Proceedings | 1995


    Formal Verification of Safety Architectures for Automated Driving

    Eberhart, Clovis / Dubut, Jeremy / Haydon, James et al. | IEEE | 2023