Zugriff

    Zugriff über TIB

    Verfügbarkeit in meiner Bibliothek prüfen

    Bestellung bei Subito €


    Exportieren, teilen und zitieren



    Titel :

    A Provably Correct Design of a Fault-Tolerant Clock Synchronization Circuit


    Beteiligte:
    Miner, P. S. (Autor:in) / Padilla, P. A. (Autor:in) / Torres, W. (Autor:in) / IEEE / AIAA

    Kongress:

    Conferences; 11th, Digital avionics systems ; 1992 ; Seattle; WA



    Erscheinungsdatum :

    01.01.1992


    Format / Umfang :

    6 pages


    Anmerkungen:

    IEEE cat no 92CH3212-8



    Medientyp :

    Aufsatz (Konferenz)


    Format :

    Print


    Sprache :

    Englisch




    Fault-Tolerant Clock Synchronization Validation Methodology

    Ricky W Butler / Daniel L Palumbo / Sally C Johnson | NTRS | 1987


    Fault-tolerant clock synchronization validation methodology

    BUTLER, RICKY W. / PALUMBO, DANIEL L. / JOHNSON, SALLY C. | AIAA | 1987


    Fault-Tolerant Clock Synchronization for Safety-Critical Applications

    Lee, D. / Allan, J. / Society of Automotive Engineers | British Library Conference Proceedings | 2004