On timing requirements and a critical gap between function development and ECU integration
Schedule design to guarantee freedom to interference in mixed criticality systems
Entwurfsaspekte fuer hochintegrierte Steuergeraete mit unterschiedlichen ASIL Stufen
Mehr Kerne, aber sicher - Timing Analyse bei Multiprozessor und Multicore Steuergeraeten
Zeit fuer AUTOSAR - Tool Kette fuer den richtigen Umgang mit Timing Problemen