In dieser Arbeit wird eine neue Fehlertoleranzmethode für kombinatorische Schaltungen vorgestellt, die im Vergleich zu TMR-Schaltungen zu einem wesentlich geringeren Schaltungsaufwand führt. Ein System kann damit, bezüglich einer beliebig wählbaren Teilmenge X1 aller Eingaben, fehlertolerant entworfen werden. Für alle Eingaben aus X1 ist das System genauso fehlertolerant wie ein System, das mit der Technik der dreifach modularen Redundanz (TMR) ausgestattet ist. Verglichen mit TMR kann jedoch der notwendige Flächenaufwand erheblich verringert werden. Die Methode ist optimal auf die tatsächlich benötigten Anforderungen bezüglich der Fehlertoleranz abgestimmt, da der Designer frei entscheiden kann, für welche Eingaben das System fehlertolerant sein soll. In der vorliegenden Arbeit wird eine neue Methode für den Entwurf fehlertoleranter Systeme vorgestellt. Sie ermöglicht es, die Teilmenge wirklich kritischer Eingabesignale mit demselben hohen Schutz auszustatten, welcher auch durch die dreifach modulare Redundanz (TMR) garantiert wird. Die übrigen Eingaben werden nicht fehlertolerant ausgelegt. Im Vergleich zu TMR kann durch die vorgestellte Methode der notwendige Flächenaufwand erheblich reduziert werden. TMR ist die bekannteste Methode, um ein System gegen fehlerhaftes Verhalten zu schützen. Das originale funktionale System wird dabei in drei identische Systeme vervielfacht, deren Ausgaben durch einen Mehrheitsvoter verarbeitet werden. Der größte Vorteil solcher TMR-Systeme ist, dass beliebige Fehler in einem der verdreifachten Systeme toleriert werden. Ihr Hauptnachteil liegt jedoch darin, dass zur Realisierung ein sehr hoher Flächenaufwand, von mehr als 300% gegenüber dem Originalsystem, benötigt wird, was zusätzlich zu einem erhöhten Stromverbrauch führt. Die Wichtigkeit von fehlertoleranten Designtechniken wächst rapide mit den stark sinkenden Fertigungsgrößen und Spannungspegeln von VLSI-Schaltungen. So werden Halbleiterprodukte immer anfälliger gegenüber Umwelteinflüssen, die dazu führen, dass das Verhalten der integrierten Schaltungen nicht immer ihrer funktionalen Spezifikation entspricht. Die resultierenden Fehler lassen sich besonders häufig in Umgebungen beobachten, in denen Schaltungen starken Belastungen durch beispielsweise Partikel oder elektromagnetische Strahlung ausgesetzt sind. Die weit entwickelte Methode der 1-Bit Fehlerkorrektur und 2-Bit Fehlererkennung durch Hsiao-Codes ist im Wesentlichen beschränkt auf Speicher. Die Zahl der im Anwendungsfeld auftretenden Mehrbitfehler, von praktisch unvorhersagbarer Vielfalt, nimmt jedoch ständig zu. BCH-Codes und Reed-Salomon-Codes werden erfolgreich zur Mehrbitfehlerkorrektur in der Signalverarbeitung angewendet. Die bekannten kostengünstigen Decodieralgorithmen für diese Codes sind allerdings sequenziell, durch linear rückgekoppelte Schieberegister, implementiert und eignen sich nicht für kombinatorische Schaltungen. Built-In Self-Repair, als andere Methode der Fehlertoleranz, ist eher praktikabel, um permanente Fehler zu kompensieren. Sie wurde intensiv für reguläre Strukturen wie Speicher entwickelt. Bezüglich irregulärer Strukturen, wie kombinatorischer Logik, ist diese Technik, in Verbindung mit BIST-Verfahren, noch in einem sehr frühen Forschungsstadium.

    This paper presents a new method of fault-tolerant design for combinational circuits. For an arbitrary chosen subset X1 of input assignments the designed system is fault-tolerant, but not necessarily for the other input assignments. For all the input assignments from X1 the same level of fault tolerance as for Triple Modular Redundancy (TMR) is achieved. Compared to TMR the necessary area can be significantly reduced. Since the subset X1 of input assignments, for which the system is fault-tolerant, can be chosen by the designer, the proposed fault-tolerant design method is optimally adapted to the real requirements of fault tolerance.


    Zugriff

    Zugriff über TIB

    Verfügbarkeit in meiner Bibliothek prüfen

    Bestellung bei Subito €


    Exportieren, teilen und zitieren



    Titel :

    Eine neue Fehlertoleranzmethode zur Verringerung des Flächenaufwandes von TMR-Systemen


    Beteiligte:
    Augustin, Michael (Autor:in) / Gössel, Michael (Autor:in) / Kraemer, Rolf (Autor:in)


    Erscheinungsdatum :

    2010


    Format / Umfang :

    8 Seiten, 6 Tabellen, 13 Quellen




    Medientyp :

    Aufsatz (Konferenz)


    Format :

    Print


    Sprache :

    Deutsch







    Verringerung der Streustrom-Korrosionsgefahr

    Bette, Ulrich | Online Contents | 1995


    Verringerung der Beanspruchung alterer Autofahrer durch Individuelle Navigation - Eine Feldstudie -

    Ehrenpfordt, I. / Kullack, A. / VDI-Gesellschaft Fahrzeug- und Verkehrstechnik | British Library Conference Proceedings | 2006