Die steigende Anzahl von Elektrik-/Elektronik-Systemen im Automobil und damit verbunden das zunehmende Kommunikationsaufkommen stellen immer höhere Anforderungen an den Entwicklungsprozess. Bei der Entwicklung von zukunftsfähigen E/EArchitekturen spielt der Entwurf einer robusten Vernetzung eine zentrale Rolle. Die Auslegung und Absicherung einer solchen Vernetzungsarchitektur erfolgte bisher mittels einfacher Metriken, z.B. Berechnung der Buslast von zyklischen Botschaften. Durch die wachsende Komplexität sowie aufgrund gesetzlicher und sicherheitsrelevanter Anforderungen muss das Timing-Verhalten der Systeme zukünftig gezielt betrachtet und bewertet werden. In dieser Arbeit wird eine Methodik beschrieben, welche eine detaillierte und durchgängige Auslegung und Absicherung von Vernetzungsarchitekturen und Gateway-Systemen hinsichtlich deren Timing-Verhaltens ermöglicht. In den letzten dreißig Jahren haben sich verschiedene Forschergruppen mit der Frage beschäftigt, wie das Timing-Verhalten von eingebetteten Systemen analytisch bestimmt werden kann. Aus diesen wissenschaftlichen Aktivitäten sind eine Vielzahl von Ansätzen und Verfahren entstanden. Ein Ziel dieser Arbeit ist es diese Verfahren auf ihre Eignung für Fragestellungen im Arbeitsbereich zu untersuchen. Ferner wird ein Verfahren zur Extraktion von Timing-Informationen vorgestellt, welches ein detailliertes Bild zum Stand der aktuellen E/E-Systeme im Fahrzeug liefert. Die gewonnen Daten können weiterhin für eine Modellverfeinerung in der Entwurfsphase von E/EArchitekturen verwendet werden. Um eine exakte Abbildung des Timing-Verhaltens in den entsprechenden Bewertungsverfahren zu ermöglichen, erfolgt die Definition von Modellierungsregeln. Für die Integration der Bewertungsverfahren in den existierenden E/E-Entwicklungsprozess wird eine durchgängige Bewertungsmethodik aufgezeigt. Weiterhin wird ein Konzept für die Ableitung von Routing-Testpattern auf der Basis von Timing-Analysen vorgestellt. Dieses ermöglicht eine gezielte Berücksichtigung des Timing-Verhaltens von Steuergeräten mit Gateway-Anteilen bei den Funktionstests am Komponenten-Prüfstand.Anhand von Fallbeispielen wird die durchgängige Bewertungsmethodik validiert, um die Abdeckung der Eigenschaften und Anforderungen aus dem Vernetzungsbereich nachzuweisen. Die Ergebnisse zeigen die Tauglichkeit der Methodik für den Einsatz im Serienprozess. Der Entwurf und die Entwicklung von E/E-Architekturen werden durch die Methodik signifikant verbessert.

    The growing number of electric-/electronic-systems in the automobile and therewith the increasing volume of communication are placing even higher demands on the development process. In the development of future electric-/electronic-architectures the design of a robust network-architecture plays a central role. The design and verification of such network-architectures has taken place up to now by means of simple metrics, for example the calculation of the bus loads of cyclic messages. Through the growing complexity and also based on legal requirements, the timing behaviour of these systems must be considered with the future in mind and evaluated accordingly. In this thesis a methodology is described, which enables a detailed design and verification of network-architectures and gateways with regard to their timing behaviour and resource demands. In the past 30 years various researchers have focused on the question, how the timing behaviour of embedded systems can be analysed in a formal way. Several approaches and methods are created based on these scientific activities. The goal of this dissertation is to investigate the methods regarding the suitability of issues in the automobile field. Furthermore a method for the extraction of timing information will be introduced, which offers a detailed view over the actual state of the art of automotive e/e-systems. The extracted timing data can be used for a refinement of models during the early design phase. Moreover concepts of modeling rules were carried out, which guarantee an exact observation of the timing behaviour of the electric-/electronic-systems. For the integration of timing evaluation methods in the existing e/e-development process a seamless timing-evaluation will be introduced. Finally an concept for a generation of routing test patterns was developed, which allows a significant increase of the test coverage when examining gateway-control units on the hardware-in-the-loop test bench. Based on case studies (e.g. such as CAN-bus, central gateway-control unit and distributed functions) the concepts were verified for the integrated evaluation methodology in order to prove the coverage of the typical properties and requirements from the area of network-architectures. The results of the investigation have demonstrated the suitability of the approach for the integration into the existing development process. The use of the timing-evaluation methodology for systems in the automotive area was significantly improved and offers a large added value during the design and development of future automotive electric-/electronic-architectures.


    Zugriff

    Zugriff über TIB

    Verfügbarkeit in meiner Bibliothek prüfen

    Bestellung bei Subito €


    Exportieren, teilen und zitieren



    Titel :

    Durchgängige Timing-Bewertung von Vernetzungsarchitekturen und Gateway-Systemen im Kraftfahrzeug


    Beteiligte:

    Erscheinungsdatum :

    2010


    Format / Umfang :

    197 Seiten, Bilder, Tabellen, 144 Quellen



    Medientyp :

    Hochschulschrift


    Format :

    Print


    Sprache :

    Deutsch