PROBLEM TO BE SOLVED: To provide a multicore architecture (1) comprising a reconfigurable logic device (2).SOLUTION: The reconfigurable logic device (2) includes a first CPU (3) and a second CPU (4). The first CPU (3) is configured to process safety-related data. The second CPU (4) is configured to process non-safety-related data only. The invention also relates to a corresponding interface card (13) and to a method of processing data packets.SELECTED DRAWING: Figure 1
【課題】本発明は、リコンフィギュラブルロジックデバイス(2)を含んでいるマルチコアアーキテクチャ(1)に関する。【解決手段】リコンフィギュラブルロジックデバイス(2)は、第1のCPU(3)および第2のCPU(4)を含んでおり、第1のCPU(3)は、安全関連データを処理するように構成されており、第2のCPU(4)は、非安全関連データのみを処理するように構成されている。また本発明は、対応するインタフェースカード(13)およびデータパケットを処理するための方法に関する。【選択図】図1
MULTICORE ARCHITECTURE, INTERFACE CARD AND METHOD OF PROCESSING DATA PACKETS
マルチコアアーキテクチャ、インタフェースカードおよびデータパケットを処理するための方法
2018-11-15
Patent
Elektronische Ressource
Japanisch
IPC: | G06F ELECTRIC DIGITAL DATA PROCESSING , Elektrische digitale Datenverarbeitung / B60R Fahrzeuge, Fahrzeugausstattung oder Fahrzeugteile, soweit nicht anderweitig vorgesehen , VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR / H04L TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION , Übertragung digitaler Information, z.B. Telegrafieverkehr |
Multisensor Navigation Systems Multicore Architecture
AIAA | 2019
|Multicore API: Standard fur Multicore-Programmierung
British Library Online Contents | 2013
Image processing method for multicore fiber geometric parameters
British Library Online Contents | 2016
|