Zugriff

    Zugriff über TIB

    Verfügbarkeit in meiner Bibliothek prüfen

    Bestellung bei Subito €


    Exportieren, teilen und zitieren



    Titel :

    Evaluating Parallel Simulated Evolution Strategies for VLSI Cell Placement


    Beteiligte:
    Sait, S. M. (Autor:in) / Ali, M. I. (Autor:in) / Zaidi, A. M. (Autor:in)


    Erscheinungsdatum :

    2007-01-01


    Format / Umfang :

    22 pages



    Medientyp :

    Aufsatz (Zeitschrift)


    Format :

    Print


    Sprache :

    Englisch


    Klassifikation :

    DDC:    003.3



    Parallel VLSI Architecture

    Truong, T. K. / Reed, I. / Yeh, C. et al. | NTRS | 1985


    VLSI Hierarchical Placement Using Discrete Tunneling Algorithm

    Koakutsu, S. / Nagano, H. / Hirata, H. | British Library Online Contents | 1995


    Digital Control Parallel VLSI Processor

    Kameyama, M. | British Library Online Contents | 1995


    VLSI implementation of parallel Kalman filters

    TRAVASSOS, R. / ANDREWS, A. | AIAA | 1982


    Parallel architectures for optoelectronic VLSI processing

    Fey, D. / Grimm, G. / Erhard, W. et al. | British Library Conference Proceedings | 1999